计算机工程与信息技术学报

数字比较器的完成检测模型

迪米塔尔 ST

数字比较器的完成检测模型

分析了多位幅度比较器的切换过程以及形成输出特征的延迟。对逻辑门延迟评估的可能方法进行了批判性分析，即双轨信号分离、穆勒 C 元件和零约定逻辑 (NCL)。结合得出的结论，提出了一种用于在执行操作比较时实现完成检测的新型经济逻辑电路。综合逻辑电路基于比较器电路中的并行性。上述电路产生的信号使比较器能够在异步控制条件下工作。