电气工程与电子技术学报

低功耗CMOS并行前缀加法器单元的设计

杨少辰、刘 KT 和张宇飞

加法是许多现代电子应用中的基本运算。作为最快的加法器，并行前缀加法器受到许多电路设计人员的广泛关注。在过去的几十年里，电源电压和晶体管的尺寸已经大大减小。随着越来越多的晶体管被​​集成在一块芯片上，功耗问题必须得到重视。低功耗加法器已被研究多年，并提出了许多解决方案。本文在晶体管级设计了一种新电路。所提出的电路单元采用传输门逻辑和基于 MUX 的结构。使用 Cadence® Virtuoso Spectre Simulator 进行仿真。结果表明，新的加法器在功耗方面表现出更好的性能，与不同字长的传统 CMOS 逻辑加法器相比，可节省 5% 以上的能耗。